题目内容
（请给出正确答案）
[主观题]
已知JK触发器的时钟CP的波形、输入端J、K的波形如下图所示，试画出主从型JK触发器和负边沿JK触发器的输出端Q的
电压波形，设触发器的初始状态为0。
查看答案
如果结果不匹配，请 联系老师 获取答案
题目内容
（请给出正确答案）
如果结果不匹配，请 联系老师 获取答案
题目内容
（请给出正确答案）
电压波形，设触发器的初始状态为0。
如果结果不匹配，请 联系老师 获取答案
更多“已知JK触发器的时钟CP的波形、输入端J、K的波形如下图所示…”相关的问题
已知主从JK触发器输入端CP、J和K的电压波形如图题4.7所示，试画出输出端Q和
端的电压波形。设触发器的初态为Q=0。
当主从型JK触发器的CP，J，K端分别加上图21-18所示的波形时，试画出Q端的输出波形。设初始状态为0。
图13.11(a)所示是用JK触发器组成的双相时钟电路。若CP端加上时钟脉冲信号，在输出端可得到相位互相错开的时钟信号A和B，试画出Q，
和A，B的波形，假设触发器的初始状态为0。
电路及输入波形如图所示，其中FF1是维持-阻塞D触发器，FF2是边沿JK触发器，根据CP和A、B的输入波形画出Q1和Q2的输出波形。设触发器的初态均为0。
74LS175型四上升沿D触发器和74LS112型双下降沿JK触发器的接线图如图 21.40(a)所示，它们的外引线排列分别见教材图21.6.4(b)和教材图21.11(b)。(1)试按图画出逻辑电路；(2)设CP，
，D1的波形如图21.40(b)所示，试画出两触发器输出端Q的波形。两触发器的初始状态均为0。
如图(a)同步RS触发器CP、R、S端的输入波形如图(b)所示，试画出Q和
的波形图。设初始状态Q=0、=0
如图21-62所示电路由D触发器和JK触发器构成。触发器初始状态均为0，CP和A的波形如图所示，请画出Q1，Q2的波形。
