题目内容
(请给出正确答案)
[主观题]
设维持-阻塞D触发器的初始状态为0,CP、A信号如下图所示,试画出触发器Q端的波形。
设维持-阻塞D触发器的初始状态为0,CP、A信号如下图所示,试画出触发器Q端的波形。
查看答案
如果结果不匹配,请 联系老师 获取答案
设维持-阻塞D触发器的初始状态为0,CP、A信号如下图所示,试画出触发器Q端的波形。
图10.17(a)、(b)、(c)、(d)所示各触发器中,设触发器初始状态为0,并已知时钟脉冲CP的波形如图10.17(e)所示。试画出各触发器Q1,Q2,Q3,Q4的波形。
当主从型JK触发器的CP,J,K端分别加上图21-18所示的波形时,试画出Q端的输出波形。设初始状态为0。
电路及输入波形如图所示,其中FF1是维持-阻塞D触发器,FF2是边沿JK触发器,根据CP和A、B的输入波形画出Q1和Q2的输出波形。设触发器的初态均为0。
电路及输入波形如图所示,其中FF1是D锁存器,FF2是维持-阻塞D触发器,根据CP和D的输入波形画出Q1和Q2的输出波形。设触发器的初态均为0。
如图(a)同步RS触发器CP、R、S端的输入波形如图(b)所示,试画出Q和的波形图。设初始状态Q=0、=0
图题4.18所示是用CMOS边沿触发器和或非门组成的脉冲分配电路。试画出在一系列CP脉冲作用下Q1、Q2和Z端对应的输出电压波形。设触发器的初始状态为Q=0。
输入信号A的波形和CP的波形如图5-47所示,试画出该电路中触发器输出Q的波形(初始状态为0)。
74LS175型四上升沿D触发器和74LS112型双下降沿JK触发器的接线图如图 21.40(a)所示,它们的外引线排列分别见教材图21.6.4(b)和教材图21.11(b)。(1)试按图画出逻辑电路;(2)设CP,,D1的波形如图21.40(b)所示,试画出两触发器输出端Q的波形。两触发器的初始状态均为0。