如果结果不匹配，请 
更多“试用JK触发器和与非门设计一个十三进制加计数器。”相关的问题
第1题
用一片如图A1－4所示的4位二进制加法计数器74161和必要的逻辑门电路设计一个可控计数器，要求当控制信号M=1时
用一片如图A1-4所示的4位二进制加法计数器74161和必要的逻辑门电路设计一个可控计数器，要求当控制信号M=1时，实现七进制计数器；而当控制信号M=0时，实现十三进制计数器。画出所设计的可控计数器的逻辑电路。
第3题
用两片74LS138译码器和与非门，设计一个多输出的组合逻辑电路，输出的逻辑函数式为：F1（A，B，C，D)=∑m（1，2，5，8，1
用两片74LS138译码器和与非门，设计一个多输出的组合逻辑电路，输出的逻辑函数式为：F1(A，B，C，D)=∑m(1，2，5，8，11，15)，F2(A，B，C，D)=∑m(0，2，7，8，11，14)(A为高位)。
第8题
● 与设计测试用例无关的文档是（24） 。 （24）A．项目开发计划B．需求规格说明书 C．设计说明书 D．源程
● 与设计测试用例无关的文档是（24） 。
（24）
A．项目开发计划
B．需求规格说明书
C．设计说明书
D．源程序
第9题
下列测试用例设计方法可以用来为正向测试设计的是______。A．错误猜测法B．边界值分析C．状态迁移测
下列测试用例设计方法可以用来为正向测试设计的是______。
A．错误猜测法
B．边界值分析
C．状态迁移测试
D．内部边界分析
第10题
试用输出低电平有效的3线－8线译码器和逻辑门设计一组合电路。该电路输入X，输出F均为3位二进制数。二者之间关
试用输出低电平有效的3线-8线译码器和逻辑门设计一组合电路。该电路输入X，输出F均为3位二进制数。二者之间关系如下：
2≤X≤5时，F=X+2
X＜2时，F=1
X＞5时，F=0
第11题
下列测试用例设计方法中，不会在协议一致性测试中使用的是______。A．等价类测试B．基于风险的测试C．
下列测试用例设计方法中，不会在协议一致性测试中使用的是______。
A．等价类测试
B．基于风险的测试
C．规范导出法
D．边界值测试
