图题4.18所示是用CMOS边沿触发器和或非门组成的脉冲分配电路。试画出在一系列CP脉冲作用下Q1、Q2和Z端对应的输出电压波形。设触发器的初始状态为Q=0。
D触发器组成的电路如图4.4.17所示,其初态均为0。 (1)画出在连续7个时钟脉冲CP作用下,输出端Q1、Q2和Z的波形:
(2)分析输出Z与时钟CP的关系。
试画出图5.26.1所示电路在一系列CLK信号作用下Q1、Q2、Q3端输出电压的波形。触发器均为边沿触发方式,初始状态为Q=0。
电路及输入波形如图所示,其中FF1是维持-阻塞D触发器,FF2是边沿JK触发器,根据CP和A、B的输入波形画出Q1和Q2的输出波形。设触发器的初态均为0。