如果结果不匹配，请 
更多“用下降沿触发的边沿JK触发器和与非门设计一个同步七进制加法计…”相关的问题
第4题
如图中上升沿触发的D触发器和下降沿触发的JK触发器的CP、D、波形如图所示，试画出Q的波形。
如图中上升沿触发的D触发器和下降沿触发的JK触发器的CP、D波形如图所示，试画出Q的波形。
第8题
74LS175型四上升沿D触发器和74LS112型双下降沿JK触发器的接线图如图 21.40（a)所示，它们的外引线排列分别见
74LS175型四上升沿D触发器和74LS112型双下降沿JK触发器的接线图如图 21.40(a)所示，它们的外引线排列分别见教材图21.6.4(b)和教材图21.11(b)。(1)试按图画出逻辑电路；(2)设CP，
，D1的波形如图21.40(b)所示，试画出两触发器输出端Q的波形。两触发器的初始状态均为0。
第9题
电路及输入波形如图所示，其中FF1是维持－阻塞D触发器，FF2是边沿JK触发器，根据CP和A、B的输入波形画出Q1和Q2的
电路及输入波形如图所示，其中FF1是维持-阻塞D触发器，FF2是边沿JK触发器，根据CP和A、B的输入波形画出Q1和Q2的输出波形。设触发器的初态均为0。
