如果结果不匹配，请 
更多“设计一个同步11进制减计数器。要求用JK型边沿触发器和少量门…”相关的问题
第8题
用一片如图A1－4所示的4位二进制加法计数器74161和必要的逻辑门电路设计一个可控计数器，要求当控制信号M=1时
用一片如图A1-4所示的4位二进制加法计数器74161和必要的逻辑门电路设计一个可控计数器，要求当控制信号M=1时，实现七进制计数器；而当控制信号M=0时，实现十三进制计数器。画出所设计的可控计数器的逻辑电路。
第9题
设计一个可变进制的同步计数器。它有一个控制端M：当M为0时，实现7进制计数器；M为1时，实现5进制计数器。请用D触
发器和门路电路(门电路类型不限)实现，画出最简逻辑图，并验证能否自启动(若不能自启动，不必修改成自启动电路)。
